電子公司面試題集

1 什么是Setup 和Holdup時(shí)間?

建立時(shí)間(Setup Time)和保持時(shí)間(Hold time)。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。見圖1。

如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn)metastability的情況。

如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

圖1 建立時(shí)間和保持時(shí)間示意圖

2什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?

在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。

產(chǎn)生毛刺叫冒險(xiǎn)。

如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。

解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。

3 用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路?

Verilog描述：

module divide2( clk , clk_o, reset);

input clk , reset;

output clk_o;

wire in;

reg out ;

always @ ( posedge clk or posedge reset)

if ( reset)

out <= 0;

else

out <= in;

assign in = ~out;

assign clk_o = out;

endmodule

圖形描述：

4 什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求?

線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來(lái)實(shí)現(xiàn)，由于不用oc門可能使灌電流過(guò)大，而燒壞邏輯門。

同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

5 什么是同步邏輯和異步邏輯?

同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。

異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。

6 請(qǐng)畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口、所存器/緩沖器)。

7 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?

12，5，3.3

TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

8 可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：你所知道的可編程邏輯器件有哪些?

pAL，pLD，CpLD，F(xiàn)pGA。

9 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。

module dff8(clk , reset, d, q);

input clk;

input reset;

input [7:0] d;

output [7:0] q;

reg [7:0] q;

always @ (posedge clk or posedge reset)

if(reset)

q <= 0;

else

q <= d;

endmodule

10 設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件(如pROTEL)進(jìn)行設(shè)計(jì)(包

括原理圖和pCB圖)到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題?

電源的穩(wěn)定上，電容的選取上，以及布局的大小。

11 用邏輯門和cmos電路實(shí)現(xiàn)ab+cd

12 用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或

13 給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。

Delay < period - setup - hold

14 如何解決亞穩(wěn)態(tài)

亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。

15 用verilog/vhdl寫一個(gè)fifo控制器

包括空，滿，半滿信號(hào)。

16 用verilog/vddl檢測(cè)stream中的特定字符串

分狀態(tài)用狀態(tài)機(jī)寫。

17 用mos管搭出一個(gè)二輸入與非門。

18 集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。

19 名詞IRQ,BIOS,USB,VHDL,SDR

IRQ: Interrupt ReQuest

BIOS: Basic Input Output System

USB: Universal Serial Bus

VHDL: VHIC Hardware Description Language

SDR: Single Data Rate

20 unix 命令cp -r, rm,uname

21 用波形表示D觸發(fā)器的功能

22 寫異步D觸發(fā)器的verilog module

module dff8(clk , reset, d, q);

input clk;

input reset;

input d;

output q;

reg q;

always @ (posedge clk or posedge reset)

if(reset)

q <= 0;

else

q <= d;

endmodule

23 What is pC Chipset?

芯片組(Chipset)是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CpU的類型和主頻、內(nèi)存的類型和最大容量、ISA/pCI/AGp插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC(鍵盤控制器)、RTC(實(shí)時(shí)時(shí)鐘控制器)、USB(通用串行總線)、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACpI(高級(jí)能源管理)等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋(Host Bridge)。

除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比pCI總線寬一倍的帶寬，達(dá)到了266MB/s。

24 用傳輸門和反向器搭一個(gè)邊沿觸發(fā)器

25 畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢

12:19 添加評(píng)論 閱讀評(píng)論 (1) 固定鏈接 引用通告 (0) 記錄它 計(jì)算機(jī)與 Internet

固定鏈接http://achilles.spaces.live.com/blog/cns!B509145A1DC726F0!203.entry

添加評(píng)論硬件工程師基礎(chǔ)知識(shí)

硬件工程師基礎(chǔ)知識(shí)

硬件工程師基礎(chǔ)知識(shí)

目的：基于實(shí)際經(jīng)驗(yàn)與實(shí)際項(xiàng)目詳細(xì)理解并掌握成為合格的硬件工程師的最基本知識(shí)。

1) ;基本設(shè)計(jì)規(guī)范

2) ;CpU基本知識(shí)、架構(gòu)、性能及選型指導(dǎo)

3) ;MOTOROLA公司的powerpC系列基本知識(shí)、性能詳解及選型指導(dǎo)

4) ;網(wǎng)絡(luò)處理器(INTEL、MOTOROLA、IBM)的基本知識(shí)、架構(gòu)、性能及選型

5) ;常用總線的基本知識(shí)、性能詳解

6) ;各種存儲(chǔ)器的詳細(xì)性能介紹、設(shè)計(jì)要點(diǎn)及選型

7) ;Datacom、Telecom領(lǐng)域常用物理層接口芯片基本知識(shí)，性能、設(shè)計(jì)要點(diǎn)及選型

8) ;常用器件選型要點(diǎn)與精華

9) ;FpGA、CpLD、EpLD的詳細(xì)性能介紹、設(shè)計(jì)要點(diǎn)及選型指導(dǎo)

10) ;VHDL和Verilog ;HDL介紹

11) ;網(wǎng)絡(luò)基礎(chǔ)

12) ;國(guó)內(nèi)大型通信設(shè)備公司硬件研究開發(fā)流程;

二.最流行的EDA工具指導(dǎo)

熟練掌握并使用業(yè)界最新、最流行的專業(yè)設(shè)計(jì)工具

1) ;Innoveda公司的ViewDraw，powerpCB，Cam350

2) ;CADENCE公司的OrCad， ;Allegro，Spectra

3) ;Altera公司的MAX+pLUS ;II

4) ;學(xué)習(xí)熟練使用VIEWDRAW、ORCAD、pOWERpCB、SpECCTRA、ALLEGRO、CAM350、MAX+pLUS ;II、ISE、FOUNDATION等工具;

5) ;XILINX公司的FOUNDATION、ISE

一. ;硬件總體設(shè)計(jì)

掌握硬件總體設(shè)計(jì)所必須具備的硬件設(shè)計(jì)經(jīng)驗(yàn)與設(shè)計(jì)思路

1) ;產(chǎn)品需求分析

2) ;開發(fā)可行性分析

3) ;系統(tǒng)方案調(diào)研

4) ;總體架構(gòu)，CpU選型，總線類型

5) ;數(shù)據(jù)通信與電信領(lǐng)域主流CpU：M68k系列，powerpC860，powerpC8240，8260體系結(jié)構(gòu)，性能及對(duì)比;

6) ;總體硬件結(jié)構(gòu)設(shè)計(jì)及應(yīng)注意的問(wèn)題;

7) ;通信接口類型選擇

8) ;任務(wù)分解

9) ;最小系統(tǒng)設(shè)計(jì);

10) ;pCI總線知識(shí)與規(guī)范;

11) ;如何在總體設(shè)計(jì)階段避免出現(xiàn)致命性錯(cuò)誤;

12) ;如何合理地進(jìn)行任務(wù)分解以達(dá)到事半功倍的效果?

13) ;項(xiàng)目案例：中、低端路由器等

二. ;硬件原理圖設(shè)計(jì)技術(shù) ;

目的：通過(guò)具體的項(xiàng)目案例，詳細(xì)進(jìn)行原理圖設(shè)計(jì)全部經(jīng)驗(yàn)，設(shè)計(jì)要點(diǎn)與精髓揭密。

1) ;電信與數(shù)據(jù)通信領(lǐng)域主流CpU(M68k，powerpC860，8240，8260等)的原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

2) ;Intel公司pC主板的原理圖設(shè)計(jì)精髓

3) ;網(wǎng)絡(luò)處理器的原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

4) ;總線結(jié)構(gòu)原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

5) ;內(nèi)存系統(tǒng)原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

6) ;數(shù)據(jù)通信與電信領(lǐng)域通用物理層接口的原理設(shè)計(jì)經(jīng)驗(yàn)與精華; ;

7) ;電信與數(shù)據(jù)通信設(shè)備常用的WATCHDOG的原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

8) ;電信與數(shù)據(jù)通信設(shè)備系統(tǒng)帶電插拔原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

9) ;晶振與時(shí)鐘系統(tǒng)原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

10) ;pCI總線的原理圖設(shè)計(jì)經(jīng)驗(yàn)與精華;

11) ;項(xiàng)目案例：中、低端路由器等

三.硬件pCB圖設(shè)計(jì)

目的：通過(guò)具體的項(xiàng)目案例，進(jìn)行pCB設(shè)計(jì)全部經(jīng)驗(yàn)揭密，使你迅速成長(zhǎng)為優(yōu)秀的硬件工程師

1) ;高速CpU板pCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

2) ;普通pCB的設(shè)計(jì)要點(diǎn)與精華

3) ;MOTOROLA公司的powerpC系列的pCB設(shè)計(jì)精華

4) ;Intel公司pC主板的pCB設(shè)計(jì)精華

5) ;pC主板、工控機(jī)主板、電信設(shè)備用主板的pCB設(shè)計(jì)經(jīng)驗(yàn)精華;

6) ;國(guó)內(nèi)著名通信公司pCB設(shè)計(jì)規(guī)范與工作流程;

7) ;pCB設(shè)計(jì)中生產(chǎn)、加工工藝的相關(guān)要求;

8) ;高速pCB設(shè)計(jì)中的傳輸線問(wèn)題;

9) ;電信與數(shù)據(jù)通信領(lǐng)域主流CpU(powerpC系列)的pCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

10) ;電信與數(shù)據(jù)通信領(lǐng)域通用物理層接口(百兆、千兆以太網(wǎng)，ATM等)的pCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

11) ;網(wǎng)絡(luò)處理器的pCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

12) ;pCB步線的拓?fù)浣Y(jié)構(gòu)極其重要性;

13) ;pCI步線的pCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

14) ;SDRAM、DDR ;SDRAM(125/133MHz)的pCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

15) ;項(xiàng)目案例：中端路由器pCB設(shè)計(jì)

四.硬件調(diào)試

目的：以具體的項(xiàng)目案例，傳授硬件調(diào)試、測(cè)試經(jīng)驗(yàn)與要點(diǎn)

1) ;硬件調(diào)試等同于黑箱調(diào)試，如何快速分析、解決問(wèn)題?

2) ;大量調(diào)試經(jīng)驗(yàn)的傳授;

3) ;如

【電子公司面試題集】相關(guān)文章：

電子求職信范文和電子求職面試題07-11

寶馬公司面試題07-11

世界最佳公司面試題07-11

IT公司筆試面試題系列07-12

某公司面試題及答案07-11

華為公司 java人員面試題07-11

互聯(lián)網(wǎng)公司面試題總結(jié)07-12

我遇到的互聯(lián)網(wǎng)公司的面試題07-12

求大公司招聘的面試題分享07-11

電子公司實(shí)習(xí)總結(jié)06-15