- 相關(guān)推薦
Multisim的輔助數(shù)字電路設(shè)計研究論文
摘要：Multisim在實際應(yīng)用階段具有較強(qiáng)的優(yōu)勢特點(diǎn)，不僅能夠?qū)崿F(xiàn)對模擬電路的細(xì)化探究，更能根據(jù)實際情況進(jìn)行仿真性分析。實際上Multisim是以設(shè)計為主體的工具形式，其優(yōu)勢不僅體現(xiàn)在對模擬電路的設(shè)計上，更重要的是，在數(shù)字電路分析設(shè)計框架中，其功能效用也是無可比擬的。
關(guān)鍵詞：Multisim；輔助電路設(shè)計；VHDL
在以往進(jìn)行電路設(shè)計時，設(shè)計理念往往較為單一，并以從下至上為主體，依托試探等方法設(shè)計工作就能順利開展。通常情況下，電路參數(shù)需要預(yù)先設(shè)定，這就需要對以往的電路數(shù)據(jù)進(jìn)行分析，而后根據(jù)經(jīng)驗對參數(shù)進(jìn)行確定，在這一階段中的模型建設(shè)大多服務(wù)于電路特性研究。通過對電路及器件進(jìn)行簡單模擬，就能為后續(xù)電路的連接及標(biāo)準(zhǔn)預(yù)估奠定基礎(chǔ)，從而促使其各項指標(biāo)得到預(yù)設(shè)狀態(tài)。該種設(shè)計工作的開展需要大量的資金支持，并且應(yīng)用能效普遍不高。在信息技術(shù)不斷拓展應(yīng)用的過程中，部分要求較高的電路可以以此應(yīng)用為前提逐步推進(jìn)電路設(shè)計工作。Multisim作為設(shè)計工具，能夠通過計算機(jī)對電路進(jìn)行科學(xué)設(shè)計，實現(xiàn)其能效作用的最大化發(fā)揮[1]。
1標(biāo)準(zhǔn)通用器件的設(shè)計方法
Multisim是現(xiàn)階段應(yīng)用較廣的設(shè)計工具，能夠?qū)崿F(xiàn)對電路的仿真建設(shè)及設(shè)計，在實際操作階段，Multisim能夠?qū)⑿畔①Y源進(jìn)行結(jié)構(gòu)性整合，而后在原理圖能夠高效傳輸?shù)幕A(chǔ)上，應(yīng)用相關(guān)設(shè)備就能對數(shù)據(jù)進(jìn)行分析，仿真環(huán)境中各項數(shù)據(jù)就能高效滲透及顯示。以模60計數(shù)器數(shù)字電路為基準(zhǔn)，促使其能效作用充分發(fā)揮，就需要對中間核定計數(shù)進(jìn)行標(biāo)準(zhǔn)限制，這就需要將其劃分為兩組不同層次。第一級應(yīng)當(dāng)服務(wù)于個位計數(shù)，而再一級則應(yīng)當(dāng)以十位為基準(zhǔn)進(jìn)行計數(shù)。由于以上兩級所涵蓋的計數(shù)范疇并不一致，這就應(yīng)當(dāng)對原始數(shù)據(jù)進(jìn)行處理，并應(yīng)用具有清零作用的芯片，確保其應(yīng)用能效與設(shè)計要求相契合。為了對模60計數(shù)器的運(yùn)作流程進(jìn)行質(zhì)量控制，提高計數(shù)結(jié)果的精準(zhǔn)度，在Multisim設(shè)計平臺上就需要將側(cè)重點(diǎn)放在電路結(jié)構(gòu)設(shè)計中，促使電路情況能夠全面體現(xiàn)。實際上在Multisim運(yùn)行階段需要在元器件庫中選取相應(yīng)規(guī)格及標(biāo)準(zhǔn)的顯示器，而后在對方波信號源進(jìn)行精準(zhǔn)掌控后，就需要選擇與實際需求相符合的邏輯分析儀，對其結(jié)果進(jìn)行探究就能科學(xué)衡量計數(shù)工作的精準(zhǔn)度。在實際分析階段，應(yīng)當(dāng)嚴(yán)格按照相應(yīng)作用機(jī)制對其進(jìn)行累加計數(shù)。當(dāng)兩級都能夠達(dá)到相應(yīng)值量標(biāo)準(zhǔn)時，計數(shù)器將會恢復(fù)到最初始狀態(tài)。后續(xù)循環(huán)計數(shù)就可以以時間規(guī)律為基準(zhǔn)，這樣就能促使模60的計數(shù)功能充分發(fā)揮。
2以VHDL為主體的設(shè)計方法
VHDL實際上就是硬件展示語言，其本身具有一定的國際特性，標(biāo)準(zhǔn)界限也相當(dāng)清晰，相對不斷創(chuàng)新發(fā)展的Multisim，在實際運(yùn)作階段就能以此為語言主體形式逐步推進(jìn)對電路的設(shè)計工作，并且軟件仿真器也具有一定的多樣化特點(diǎn)，實現(xiàn)對不同模型的優(yōu)化結(jié)合。Multisim在實際設(shè)計階段，能夠根據(jù)要求發(fā)揮其編譯功能，這與器件設(shè)計可以相互分離，實現(xiàn)對細(xì)節(jié)的精準(zhǔn)把控。CLR在應(yīng)用框架中占據(jù)重要地位，具有人工清零作用，作為端體形式，當(dāng)其值量為1時，計數(shù)器所輸出的數(shù)值就會隨之改變，并以零為主體顯示出來，需要注意的是，只有其值量達(dá)到1，計數(shù)器才能顯示數(shù)據(jù)，實現(xiàn)輸出能效。當(dāng)計數(shù)器顯示數(shù)據(jù)為零，計數(shù)允許端的數(shù)值為1時，可以根據(jù)時鐘狀態(tài)逐步推進(jìn)計數(shù)工作，確保輸出狀態(tài)與實際情況相符合。在最初階段，需要確保時刻的個位及十位都達(dá)到清零標(biāo)準(zhǔn)，而后在開始進(jìn)行計數(shù)的流程化項目中，個位數(shù)值將會呈現(xiàn)出從0至9的趨勢狀態(tài)，而十位的數(shù)值變化則與其存在一定差異，從0至5進(jìn)行變化。當(dāng)以上兩個部分的數(shù)值度到達(dá)最頂端狀態(tài)時，人工清零能效就會發(fā)揮，而后就會重新開始下一輪的計數(shù)，因此不難發(fā)現(xiàn)，該流程具有限制的循環(huán)性特點(diǎn)。在這一階段，當(dāng)進(jìn)位輸出端口發(fā)生進(jìn)位變化時，就說明已經(jīng)完成清零并進(jìn)入了下一階段的計數(shù)[2]。以VHDL為依托進(jìn)行語言設(shè)計，是較為常見的方法，其本身權(quán)限范圍可以根據(jù)實際情況進(jìn)行拓展，并實現(xiàn)對不同模值進(jìn)行計數(shù)，相對的計數(shù)器功能也能充分發(fā)揮，實現(xiàn)這一指標(biāo)需要對程序進(jìn)行調(diào)整，將目標(biāo)值劃分為多個部分，而后對其數(shù)值進(jìn)行乘積就能獲取相應(yīng)需求信息。通過對VHDL語言進(jìn)行充分利用，就能對電路進(jìn)行合理設(shè)計，不僅如此仿真后的功能也將趨于正常標(biāo)準(zhǔn)，但在進(jìn)入到最后階段時，其顯示的綜合結(jié)果也不一定百分之百的精準(zhǔn)。在特殊情況下，對其進(jìn)行延時處理就能確保顯示結(jié)果與實際電路運(yùn)行狀態(tài)更為貼近[3]。
3結(jié)束語
綜上所述，Multisim在進(jìn)行數(shù)字電路分析設(shè)計階段，其優(yōu)勢性能較為顯著，它能夠根據(jù)實際情況對數(shù)字電路的設(shè)計環(huán)境進(jìn)行模擬，這不僅能夠?qū)?shù)字電路的設(shè)計方向及主體進(jìn)行全面展示，更能進(jìn)一步提高電子系統(tǒng)的設(shè)計能效，促使系統(tǒng)環(huán)境更加安全、穩(wěn)定，凸顯設(shè)計的靈活性及科學(xué)性特色優(yōu)勢。
參考文獻(xiàn)：
[1]周圍,韓建,于波.基于Multisim和Authorware的數(shù)字電路仿真實驗平臺設(shè)計[J].實驗技術(shù)與管理,2015,32(4).
[2]楊慶.基于Multisim的數(shù)字電路設(shè)計性實驗研究[J].九江學(xué)院學(xué)報(自然科學(xué)版),2010,25(2).
[3]程珊.Multisim2001在教學(xué)中的仿真應(yīng)用研究[J].南方農(nóng)機(jī),2010(3):36-38.
【Multisim的輔助數(shù)字電路設(shè)計研究論文】相關(guān)文章：
電視機(jī)數(shù)字模塊的電路設(shè)計論文06-25
視頻信號電路設(shè)計研究論文07-03
電路設(shè)計論文07-03
數(shù)字電路教學(xué)研究論文07-03
研究生學(xué)位論文的撰寫步驟與計算機(jī)的輔助應(yīng)用論文07-04
農(nóng)業(yè)機(jī)械數(shù)字化設(shè)計的研究論文07-03
項目教學(xué)法在VHDL語言與數(shù)字電路設(shè)計課中的應(yīng)用論文06-26
關(guān)于電路設(shè)計的畢業(yè)論文07-02